(54) SEMICONDUCTOR DEVICE

(11) 58-191453 (A)

(43) <u>8.11.1983</u> (19) JP (22) 4.5.1982


(21) Appl. No. 57-74868


(71) NIPPON DENKI K.K. (72) KAZUO HONMA(1)


(51) Int. Cl3. H01L23/12,H01L23/48

PURPOSE: To contrive to reduce inductance without increasing parasitic capacitance of the semiconductor device by a method wherein a metal tape to make electric contact between a metal electrode part on the upper surface of the active layer of a semiconductor pellet and a case is widened in proportion to

CONSTITUTION: The metal tape 7 is fusion welded to the metal electrode part 3 and the upper surface of the insulator part 5 of the case to make electric contact to the pellet consisting of a substrate layer 1, the active layer and the metal electrode part 3 on the upper surface of the active layer, and to the case consisting of a metal part 4 and the insulator part 5. By narrowing width of the metal tape 7 at the part to be fusion welded to the metal electrode part 3. projection of the crushed part of the metal tape 7 to the outside of the metal electrode part 3 is not generated when fusion welding is performed, and increase of parasitic capacitance according to a gap between the projecting part and the substrate layer 1 is dissolved, while because width of the metal tape 7 at the part other than the circumference of the metal electrode part 3 is widened, large reduction of inductance can be attained.







## 19 日本国特許庁 (JP)

10特許出願公開

# ⑩公開特許公報(A)

昭58-191453

Int. Cl.<sup>3</sup>
H 01 L 23/12
23/48

識別記号

庁内整理番号 7357-5F 6819-5F 砂公開 昭和58年(1983)11月8日

発明の数 1 審査請求 未請求

(全 4 頁)

## **9**半導体装置

②特

頁 昭57-74868

②出

昭57(1982)5月4日

**⑰発 明 者 本間一夫** 

東京都港区芝五丁目33番1号日

本電気株式会社内

⑫発 明 者 梶村武史

東京都港区芝五丁目33番1号日

本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内原晋

明細:

1. 発明の名称

### 2. 特許請求の範囲

半導体ペレットととのペレットが実装されるケースからなる半導体装置にかいて、ペレットの動作層上面の金属電磁部とケースとの電気的接触をとるための金属線あるいは金属テープの太さもしくは幅を前配ケースに近づくにつれて太くもしくは広くしたととを特徴とする半導体装置。

## 3. 発明の詳細な説明

本発明は配額インダクタンス成分を有する半導体装置に関するものである。

高い周波数で用いられる半導体装置は、装置自体のもつ接合容量、直列抵抗、インダクタンス、 浮遊容量、容生抵抗、ケース容量などをできるだけ低減する必要があり、そのために種々の方策が

とられている。との中でとくにインダクタンスは、 サプストレート層上に動作層かよび動作層上面の 金属電艦部を有するペレットの金属電艦部と、金 関部および絶喙体部で構成されるケースとの電気 的複触をとる目的のために用いられる金銭線 ある いは金属テープ等の配験部によって主として決定さ れる。第1回は、従来型半導体装置の横断面図を 示したもので、サブストレート層1上に動作層2 と動作用 2 上面の金属電極部 3 とを有するペレッ トと、金属部4と絶縁体部5(ただし、絶縁体部 5の金属部4との接触面かよびその反対面は通常、 金属襞が蒸着等により形成されている)からたる ケースとの電気的額触をとるため、会議電板部3 と絶縁体部5上面に、均一太さ金属線または、均 一幅金銭テープ6が融着されている。第2回は、 その上面図を示したもので、金属電極部3と絶縁 体部 5 上面との電気的複触をとるためにそれらの 部分に敵者されるのは、均一太さの金属値かまた は均一幅の金属テープ6であった。半導体装置の インダクタンスを低波して高周波特性を上げるた

特開昭58-191453(2)

本発明は浮遊容量を増加させることなくインダクタンスの低減がはかれる半導体装置を提供する ことを目的とする。 <del>本子に関するもので実施例に まり、以下詳細に説明する。</del> 第 5 図は、説明のためケースの絶縁体部 5 の一部を省略した本発明に

めには、均一太さ金具線かまたは均一幅金属テー ブ6の太さ中幅,長さ,厚さをそれぞれ、太く, 広く,短く,厚くする必要がある。しかしながら 高い周波数での使用が畏求される半導体素子にお いては、接合容量低級のため金属電極部3の面積 が非常に小さく。したがって金銭電極部3に厳着 される均一太さ金嶌線あるいは均一幅金属テーブ 6 %、 融漕時の均一太さ金属線あるいは均一幅金 属テープ6のつぶれ幅が広くなり、金貫電極部3 の外側にはみ出してしまう。とのためはみ出し部 とサプストレート層1間の寄生容量の増加や、周 辺部サブストレート層1との接触を避けるために どうしても太さを細くしたり幅を狭くしたりしな ければならなかった。第3図は、インダクェンス を低減するために全体にわたって太さ中間を太く あるいは広くしたために、金属電極部3に酸潜さ れた均一太さ金属線あるいは均一幅金属テープ 6 の融着部分が融着時のつぶれにより、金属電極部 3の外質にはみだした様子を示す横断面図で、第 4 図はその上面図を示している。

よるインダクタンス低減半導体装置の一実施例に よる概略図を示したもので、サブストレート層1 と動作層をよび動作層上面の金属電極部3からな るペレットと金属部4および絶縁体部5からなる ケースに、電気的接触をとるため金属テープッが 金属電極部 3 かよびケースの絶縁体部 5 上面に融 着されている。高い周波数で用いられる半導体素 子にかいては、金属電極部5の面積は非常に小さ いため、そとに融着される金属テープ7の幅も融 着時の金属テープ7のつぶれが金属電極部3の外 にはみ出し、とのはみ出し部分とサブストレート 層1との間の浮遊容量が増加したり、はみ出し都 分とサプストレート層1とが接触するのを避ける ために狭くしなければならないという要求と、イ ンダクタンスを低減させるという要求との両方を 一挙に満足する構造となっている。すなわち、金 属テープ7の幅が全体にわたって均一ではなく、 ペレットの金銭電框部3周辺では金属テープの幅 が狭く、それ以外のところでは幅がテーパ状に広 くなっている。とのように、金属テープ7の幅を

金属電極部3に融着される部分で狭くすることに より、融着時の金属テープ1のつぶれ部分が金属 電観部3外部へはみ出すことがなくなり、はみ出 し部分とサプストレート層1間による浮遊容量の 増加や、はみ出し部分とサブストレート層 1 との 領舷の問題も解消されるとともに、金属電極部 3 縄辺以外の部分の金属テープ 7 の幅が広くなって いるため、金属電振部8の面積が小さくなっても 従来選半導体素子にかけるようなインダクタンス の増加がなく、逆にインダクタンスの大きな低波 がはかれることになる。このような構造の金属ナ ープ7を用いた本発明による半導体素子の高周波 特性は、従来亜半導体素子に比べ格 段にすぐれて ♪り、加えて金属テープでの幅を金属電極部3 K **融着される部分は融着時のつぶれ部分が金属電極** 部3からはみ出さない程度に一定幅にしてかき、 それ以外の部分の金属テープ1の幅を変えること によりインダクタンスの値を自由に変える事が出 来るため、ペレットヤケースを変えることなく金 属テープ7の概を進当に選ぶことによって、すな

排票码59-191453(3)

第9図はケース容量を低級するためケースの絶像 体部5を小さくした学帯体装置に対して、サブス トレート層1と動作層かよび金属電極部3とを有 するペレットの金属電極部3周辺では幅が狭く、 その他の部分の幅は広い金属テープ7を用いた例 の概略図を示したものである。

#### 4. 図面の簡単な説明

第1回は従来型半導体装置の横断面図、第2回に はその上面図、第3回はペレットの金属電価部で 直動をれた均一幅金属テープもしくは均分かで 直動をおれた均一幅金属テープもしくは均分かで 直動をおれたのでである。第5回は本金の で変換が、数を時につぶれて、つぶれた部分が横端部とりは入りによる単導体装置のである。第5回は本金の で変換が、第4回はその上面図である。第6回に ない、ケースの絶操体部の一部を省略するととなったが 第5回の半導体装置の他の実施例で夫々単に 第5回の半導体装置の他の実施例で大々単に 第6回にいづれる本発明の他の実施例の大々単に 体装置の上面図は本発明の による単導体接近の上面図は本発明の による単導体接近の上面図は本発明の によるである。第7かと 第6回にいづれる本発明の他の実施例の 第7かの 第6回にいずに 第6回にいずに 第6回に、第9回は本発明の 体接近の上面図と示し、第9回は本発明の

わち、金属ナーブ 7 ドよって決まるインダクタンス分のみを変化させるととにより、半導体案子の高周放特性(たとえば、共扱周放散など)を使用目的により自由に調整することができるという利点を有する。第6回は、ケースの絶縁体部5の一部を省略した第5回の上面回で、絶縁体部5の一部を省略することなく示したものである。

の実施例で半導体装電の紙略図を示してある。

1 ……低抵抗半導体基板(サプストレート層) 2 ……動作層、3 ……金属電価部、4 ……ケース の金属部、5 ……ケースの絶象体部(金属部4と 接触する面と反対面は金属膜が形成されている)、 5 ……均一幅金属テープもしくは均一太さ金属線、 7 ……金属テープもしくは金異線。

代理人 弁理士 内 原



